Problemă CN2 28.01.2014

Avem un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este $\mathbf{T_{hit} = 20\ ns}$ și timpul de acces în cazul unui miss este $\mathbf{T_{miss} = 100\ ns}$.

Cât va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă: a) adresele sunt **mapate direct**; b) adresele sunt mapate **set asociativ cu 2 cai** și politica de înlocuire a liniilor este **LRU**; c) adresele sunt mapate **set asociativ cu 2 cai** și politica de înlocuire a liniilor este **FIFO**?

Ce date se vor afla în RAM la aceleași adrese (cele folosite în cod) după terminarea execuției in cele trei cazuri dacă politica de scriere în cache este **write-back**?

Se știu: RAM[8] = 0; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;

```
load R0, 8
load R1, 9
load R2, 21
load R3, 16
store 8, R1
load R0, 32
store 20, R1
```

Rezolvare:

a)
load R0, 8 - miss -> intra in linia4
load R1, 9 - hit
load R2, 21 - miss -> intra in linia2
load R3, 16 - miss -> intra in linia0
store 8, R1 - hit
load R0, 32 - miss -> intra in linia0
store 20, R1 - hit

total: 43 µs

linia0: 32, 33 - 6, 7
linia1: x, x - x, x
linia2: 20, 21 - 1, 5
linia3: x, x - x, x
linia4: 8, 9 - 1, 1
linia5: x, x - x, x
linia6: x, x - x, x
linia7: x, x - x, x

RAM[8] = 0; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;

b)
load R0, 8 - miss -> intra in set0:cale0
load R1, 9 - hit
load R2, 21 - miss -> intra in set2:cale0
load R3, 16 - miss -> intra in set0:cale1
store 8, R1 - hit
load R0, 32 - miss -> intra in set0:cale1
store 20, R1 - hit

total: 43 µs

set0: linia0: 8, 9 - 1, 1
linia1: 32, 33 - 6, 7
set1: linia2: x, x - x, x
linia3: x, x - x, x
set2: linia4: 20, 21 - 1, 5
linia5: x, x - x, x
set3: linia6: x, x - x, x
linia7: x, x - x, x

RAM[8] = 0; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;

c)
load R0, 8 - miss -> intra in set0:cale0
load R1, 9 - hit
load R2, 21 - miss -> intra in set2:cale0
load R3, 16 - miss -> intra in set0:cale1
store 8, R1 - hit
load R0, 32 - miss -> intra in set0:cale0
store 20, R1 - hit

total: 43 µs

set0: linia0: 32, 33 - 6, 7
linia1: 16, 17 - 2, 3
set1: linia2: x, x - x, x
linia3: x, x - x, x
set2: linia4: 20, 21 - 1, 5
linia5: x, x - x, x
set3: linia6: x, x - x, x
linia7: x, x - x, x

RAM[8] = 1; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;